Piccolo aggiornamento: ecco lo schema di base delle sezioni di reclock.
Per ora sono utilizzati regolatori shunt per tutto (valori da verificare).
Potrebbe essere il caso di passare a regolatori differenti per le logiche digitali (mi viene in mente un regolatore low-noise della Linear che era consigliato per l'XO Tent)
Infine uno studio più approfondito sul DEM reclock ha rivelato che sono stati presentati 3 circuiti differenti, quello di HtP, uno che non inverte il segnale verso il pin 17 e uno che omette i PNP e entra solo sul pin 16 lasciando sconnesso il 17.
Di quest'ultimo ho ricevuto conferma da gente che l'ha costruito riguardo al funzionamento, per cui potrebbe essere il caso di passare a questo schema (che consente una certa semplificazione tra l'altro)
Sto studiando un'altro po' di info su come realizzare i decoupling, cosa non banale per via della costruzione del chip.
Per quanto riguarda il condizionamento dei segnali IIS:
- HtP citava che lo swing necessario di tensione, essendo le logiche a commutazione di corrente - current routing- è di circa +/-200 mV intorno a 1,3V e inoltre per diminuire le interferenze sul substrato sarebbe bene limitare lo slew rate dei segnali
- non ci sono stati riscontri unanimi sui miglioramenti ottenibili in questo modo (al massimo "subtle improvement"), se non un caso citato su una rivista in cui l'autore, condizionando i segnali ripulendoli dagli overshoot legati alla cattiva progettazione degli stadi a monte aveva ottenuto un drastico miglioramento.
Viste le due cose credo sia possibile eliminare parte dei problemi usando logiche a 3.3V (e 5V tolerant in ingresso) per il reclock dei segnali IIS. Il "problema" è che la serie LVX c'è solo SMD, ma credo che forse era già in preventivo l'uso di tali componenti.
Ciao
Andrea
Allegato: Reclock-Dem01.pdf ( 96289bytes )