

6

5

4

3

2

1




D

C

B

A

REVISION RECORD			
LTR	ECO NO:	APPROVED:	DATE:



COMPANY:			
TITLE: No Oversamp DAC schedino da sostituire a SM5843 su DAC3			
CODE:	SIZE:	DRAWING NO:	REV:
SCALE:	SHEET: OF		

DRAWN:	DATED:
CHECKED:	DATED:
QUALITY CONTROL:	DATED:
RELEASED:	DATED:


D

C

B

A

dati seriali separati destro e sinistro per DAC BB a 20 bit Right Justified MSB first ottenuti da out 18bit da CS8412



BCK e Fsync sono con +/- 20ns di allineamento (in uscita da CS8412); occorre sincronizzare su salita successiva BCK per sicurezza di posizione (curva A)
 And con BCK deve essere fatto con sync su discesa di BCK pena impulsi spuri; quindi sync di A con discesa BCK --> curva B
 C è il clock per il DAC left --- BCK è clock per right --- comunque entrano, oltre ai 18bit, prima del LE, altri due bit che completano i 20bit